İşlemcilerde Düşük Güç Tüketimine Yönelik Yöntemler

Abstract

Bu tez mikroiş lemcilerde düşük güç tüketimine yönelik bazı yöntemler önerip, onları s s ayrıntılı bir sekilde inceleyip ele almaktadır. Günümüzde daha yüksek işlem gücüne ş s talep sürerken aynı zamanda daha düşük güç tüketimi de istenmektedir. Moore s yasasına göre 18 ayda bir, birim tümleşik devreye sığ dırılabilecek transistör sayısı s g 2 katına çıkmaktadır. Bu işlemcilerin üstel olarak hızlanmasına olanak verirken, s diğ er taraftan işlemcilerin daha yüksek frekanslarda çalışması tükettiğ i gücü de g s s g artırmaktadır. Dolayısıyla işlemcilerde güç tüketimine yönelik yeni yöntemlere s ihtiyaç duyulmaktadır. Genel olarak iki teknik öne sürülecektir; mikroişlemcilerde s dar değ erlerin açığ a çıkarılıp kullanılması ve hızlı karşılaştırıcı devre yapılarının g g ss kullanılması. Mikroişlemcilerde, dar değ erlerin varlığ ından faydalanarak güç tüke- s g g timinin %36 oranında azaltıldığ ı gösterilecektir. Bu yöntem işlemcilerde üretilen ve g s tüketilen değ erlerin yazmaç genişliğ inden daha dar bir sekilde ifade edilebilmesine g sg ş dayanır. Dar değ erler sayesinde işlemci yazmaçlarının üst kısımları kapatılarak, bu g s kısımların tükettiğ i durağ an güç azaltılmış olur. Çeşitli denek programlarla ideal g g s s yazmaç genişliğ i saptanıp bunun kullanılmasıyla elde edilecek güçten kazanım ortaya sg konacaktır. Buna ek olarak, dar değ erlerden faydalanılarak yazmaçlarda hatalara g karşı önerilen hızlı bir sekilde değ er eşitliğ i üretme yönteminden bahsedilecektir. s ş g sg Son olarak da, güç kesintisi uygulayan uyku transistörlü devrelerin uyanma zamanını belirleme süresinin kısaltılması için devrelerin polinomlarla modellenmesi önerilecek, ve sonuçlar sunulacaktır.