Please use this identifier to cite or link to this item: https://hdl.handle.net/20.500.11851/2305
Full metadata record
DC FieldValueLanguage
dc.contributor.advisorErgin, Oğuz-
dc.contributor.authorHassan, Hasan-
dc.date.accessioned2019-12-25T10:11:18Z-
dc.date.available2019-12-25T10:11:18Z-
dc.date.issued2016
dc.identifier.citationHassan, H. (2016). Reducing dram access latency by exploiting dram leakage characteristics and common access patterns. Ankara: TOBB ETÜ Fen Bilimleri Enstitüsü. [Yayınlanmamış yüksek lisans tezi]en_US
dc.identifier.urihttps://hdl.handle.net/20.500.11851/2305-
dc.identifier.urihttps://tez.yok.gov.tr/UlusalTezMerkezi/tezSorguSonucYeni.jsp-
dc.description.abstractDRAM tabanlı bellek, bilgisayar sisteminde darboğaz oluşturarak sistemin başarımı sınırlayan en önemli bileşendir. Bunun sebebi işlemcilerin hız bakımından DRAM'lerin çok önünde olmasıdır. Bu tezde, ChargeCache ismini verdiğimiz, DRAM'lerin erişim gecikmesini azaltan bir yöntem geliştirdik. Bu yöntem, piyasadaki DRAM yongalarının mimarisinde bir değişiklik gerektirmediği gibi, bellek denetimcisinde de düşük donanım maliyeti olan ek birimlere ihtiyaç duymaktadır. ChargeCache, yeni erişilmiş DRAM satırlarının kısa bir süre sonra tekrar erişileceği gözlemine dayanmaktadır. Yeni erişilmiş satırlardaki DRAM hücreleri yüksek miktarda yük içerdiğinden, bunlara hızlı bir şekilde erişilebilir. Bu gözlemden faydalanmak için yeni erişilen satırların adreslerini bellek denetimcisi içerisinde bir tabloda tutmayı öneriyoruz. Sonraki erişim isteklerinin bu tablodaki satırlara erişmek istemesi durumunda, bellek denetimcisi yük miktarı yüksek hücrelerin erişilmek üzere olduğunu bileceğinden, DRAM erişim değiştirgelerini ayarlayarak erişimin düşük gecikmeyle tamamlanmasını sağlayabilir. Belirli bir süre sonra tablodaki satır adresleri silinerek, zaman içerisinde çok fazla yük kaybedip hızlı erişilebilme özelliğini yitirmiş satırların bu tablodan çıkarılması sağlanır. Önerdiğimiz yöntemi hem tek çekirdekli hem de çok çekirdekli mimarilerde benzetim ortamında deneyerek, yöntemin başarım ve enerji kullanımı açısından sistem üzerinde sağladığı iyileştirmeleri inceledik.tr_TR
dc.description.abstractDRAM-based memory is a critical factor that creates a bottleneck on the system performance since the processor speed largely outperforms the DRAM latency. In this thesis, we develop a low-cost mechanism, called ChargeCache, which enables faster access to recently-accessed rows in DRAM, with no modifications to DRAM chips. Our mechanism is based on the key observation that a recently-accessed row has more charge and thus the following access to the same row can be performed faster. To exploit this observation, we propose to track the addresses of recently-accessed rows in a table in the memory controller. If a later DRAM request hits in that table, the memory controller uses lower timing parameters, leading to reduced DRAM latency. Row addresses are removed from the table after a specified duration to ensure rows that have leaked too much charge are not accessed with lower latency. We evaluate ChargeCache on a wide variety of workloads and show that it provides significant performance and energy benefits for both single-core and multi-core systems.en_US
dc.language.isoenen_US
dc.publisherTOBB University of Economics and Technology,Graduate School of Engineering and Scienceen_US
dc.publisherTOBB ETÜ Fen Bilimleri Enstitüsütr_TR
dc.rightsinfo:eu-repo/semantics/openAccessen_US
dc.subjectMemory systemsen_US
dc.subjectDynamic random access memory (Dram)en_US
dc.subjectBellek sistemleritr_TR
dc.subjectDevingen rastgele erişimli bellektr_TR
dc.titleDram Sızma Karakteristikleri ve Olağan Erişim Örüntüsünden Faydalanarak Dram Erişim Gecikmesinin Azaltılmasıen_US
dc.title.alternativeReducing Dram Access Latency by Exploiting Dram Leakage Characteristics and Common Access Patternsen_US
dc.typeMaster Thesisen_US
dc.departmentInstitutes, Graduate School of Engineering and Science, Computer Engineering Graduate Programsen_US
dc.departmentEnstitüler, Fen Bilimleri Enstitüsü, Bilgisayar Mühendisliği Ana Bilim Dalıtr_TR
dc.relation.publicationcategoryTezen_US
item.openairetypeMaster Thesis-
item.languageiso639-1en-
item.grantfulltextopen-
item.fulltextWith Fulltext-
item.openairecristypehttp://purl.org/coar/resource_type/c_18cf-
item.cerifentitytypePublications-
Appears in Collections:Bilgisayar Mühendisliği Yüksek Lisans Tezleri / Computer Engineering Master Theses
Files in This Item:
File Description SizeFormat 
436169.pdf2.6 MBAdobe PDFThumbnail
View/Open
Show simple item record



CORE Recommender

Page view(s)

80
checked on Dec 16, 2024

Download(s)

50
checked on Dec 16, 2024

Google ScholarTM

Check





Items in GCRIS Repository are protected by copyright, with all rights reserved, unless otherwise indicated.