Please use this identifier to cite or link to this item:
https://hdl.handle.net/20.500.11851/2289
Title: | İşlemci Yapılarının Hatalara Karşı Hassasiyetini Karşılaştırmak için Yeni Bir Bit Etki Katsayısı Tanımlanması ve Kullanılması | Other Titles: | Bit Impact Factor: Towards Making Fair Vulnerability Comparison | Authors: | Can, Serdar Zafer | Advisors: | Ergin, Oğuz | Keywords: | Bit impact Vulnerability Soft errors Microprocessors Hataya karşı dayanıklılık Geçici hatalar Mikroişlemciler |
Publisher: | TOBB University of Economics and Technology,Graduate School of Engineering and Science TOBB ETÜ Fen Bilimleri Enstitüsü |
Source: | Can, S. (2015). İşlemci yapılarının hatalara karşı hassasiyetini karşılaştırmak için yeni bir bit etki katsayısı tanımlanması ve kullanılması. Ankara: TOBB ETÜ Fen Bilimleri Enstitüsü. [Yayınlanmamış yüksek lisans tezi] | Abstract: | Üretim teknolojisinin ilerlemesi ile birlikte mikroişlemcilerde kullanılan transistörlerin boyutları da küçülmektedir. Bu küçülme sayesinde hem çalışma gerilimleri daha düşük seviyelere çekilebilmekte, hem de tümleşik devrelere daha fazla sayıda transistör yerleştirilerek, mikroişlemcilerin işlem ve hafıza kapasiteleri artırılabilmektedir. Ancak transistör boyutlarındaki bu küçülme, mikroişlemcilerin geçici hatalara karşı hassasiyetini arttırmıştır. Günümüzde işlemci mimarlarının oluşturdukları yapıların hassasiyetlerini tasarım aşamasında ölçebilmeleri için en çok kullandıkları katsayı Mimari Hassasiyet Katsayısıdır (MHK). Mimarlar bu katsayıya bakarak sistemlerinin güvenilirliği konusunda üretimden önce fikir edinirler. MHK sistemdeki bitleri hataya karşı hassas veya dayanıklı gibi iki farklı kategoride inceler. Ancak hassas bir bitteki değişimin sistemde ne kadar etki yarattığı konusunda herhangi bir bilgi vermez. Bu tezde, TÜBİTAK'ın 112E004 numaralı "Geçici Hatalara Karşı Dayanıklı Mikroişlemciler" projesi dâhilinde MHK da kullanılarak bir bitte oluşabilecek hatanın sisteme ne kadar etki ettiğini belirlemek amacıyla yeni bir katsayı tanımı yapılmıştır ve analiz sonuçları diğer katsayılarla karşılaştırılmıştır. Transistors used in microprocessors are shrinking with the advancements in the manufacturing technology. With the help of this scaling on the transistors, operating voltages can be lowered and both computational power and memory capacity can be increased by placing transistors denser. However, smaller transistors lead growth of the soft error vulnerability of the microprocessors. Today, architects generally use Architectural Vulnerability Factor (AVF) as vulnerability metric for their products at the design time. It gives them an idea about how much reliable their system is. AVF considers that the value of a bit is either required for Architecturally Correct Execution (ACE-bit) or not (unACE-bit). Therefore, AVF cannot distinguish the vulnerability impact level of an Architecturally Correct Execution - ACE bit. In this thesis, a new metric is introduced by extending AVF to provide more accurate vulnerability analysis of the bits in the system and it is compared with the other metrics. This thesis was supported by a TUBITAK project titled "Reliable Microprocessor Design" under grant number 112E004. |
URI: | https://hdl.handle.net/20.500.11851/2289 https://tez.yok.gov.tr/UlusalTezMerkezi/tezSorguSonucYeni.jsp |
Appears in Collections: | Bilgisayar Mühendisliği Yüksek Lisans Tezleri / Computer Engineering Master Theses |
Files in This Item:
File | Description | Size | Format | |
---|---|---|---|---|
409936.pdf | 1.7 MB | Adobe PDF | View/Open |
CORE Recommender
Page view(s)
88
checked on Dec 16, 2024
Download(s)
96
checked on Dec 16, 2024
Google ScholarTM
Check
Items in GCRIS Repository are protected by copyright, with all rights reserved, unless otherwise indicated.